[00070650]嵌入式存儲器的測試結構及方法
技術詳細介紹
本發明公開了一種內嵌于SoC芯片中的嵌入式存儲器的測試結構，其包括存儲器內建自測試模塊、系統總線和存儲器內建自測試控制器。其中，存儲器內建自測試模塊集成了各種SRAM的測試算法，作為系統總線的主單元；存儲器內建自測試控制器和SoC芯片中的SRAM陣列作為系統總線的從單元；存儲器內建自測試控制器包括比較器陣列、與門、結果寄存器、第一多路選擇器和第二多路選擇器。本發明還提供了一種嵌入式存儲器的測試方法，用于本發明的嵌入式存儲器的測試結構。本發明實現了基于系統總線對SRAM陣列的并行的內建自測試，由此解決了現有技術中嵌入式存儲器測試時間過長的問題，并能夠極大地提高集成電路芯片測試效率。
