摘要:本發明公開了一種工作于71~76GHz的CMOS全集成偽差分低噪聲放大器,偽差分結構提高電路的共模抑制,放大器采用三級放大,第一級為實現噪聲最優設計,第二級和第三級實現增益最優設計,輸入端采用變壓器巴倫實現信號從單端到差分的轉換,級間采用變壓器耦合方式,利于更高速的數據傳輸,每一級電路共柵管的柵端添加了串聯電阻以增強電路的穩定性,使得整個工作頻段內的穩定因子都大于100。本發明在整個71~76GHz工作頻段,增益高于16dB,噪聲系數小于7dB,中心頻段73.5GHz頻率處噪聲系數為5.74dB,能夠滿足高速寬帶無線通信系統的需求。