[00050470]一種基于電流模邏輯的高速大擺幅除二分頻器電路
技術詳細介紹
摘要：本發明公開了一種高速大擺幅除二分頻器電路，屬于集成電路設計及信號處理技術領域；本發明采用的具體電路主要由兩個高速大擺幅D觸發器級聯構成，每一級D觸發器都是在傳統CML結構D觸發器基礎上，去掉尾電流源偏置，并采用PMOS管做負載，同時，在電路輸出級又采用PMOS和NMOS互補交叉耦合對結構等，最終實現了在保證電路高速工作的條件下，提高輸出信號的擺幅并使其達到近似全擺幅的目的。本發明不僅可以直接驅動后級電路，而且在一定程度上降低了系統功耗，彌補了傳統除二分頻器的不足，適合用于不加電平轉換放大電路的低功耗前置雙模預分頻器前端中的高速分頻器部分。
